- 論壇徽章:
- 0
|
嵌入式軟件工程師
職責(zé):
任職要求:
1. 通信、計(jì)算機(jī)、電子、自動(dòng)控制相關(guān)專業(yè)本科以上學(xué)歷;
2. 1年以上嵌入式軟件開發(fā)經(jīng)驗(yàn);
3. 有通信、計(jì)算機(jī)網(wǎng)絡(luò)協(xié)議開發(fā)(Sip,H.323, MGCP, 路由器協(xié)議等)經(jīng)驗(yàn)者優(yōu)先(包括路由器、交換機(jī)、IP語(yǔ)音網(wǎng)關(guān)等設(shè)備的開發(fā)經(jīng)驗(yàn))
4. 對(duì)通信行業(yè)有一定的了解
5. 熟練掌握RTOS(VxWorks、μC/OS等)之上的嵌入式軟件開發(fā)
6. 熟練掌握C/C++語(yǔ)言
高級(jí)軟件工程師
任職要求:
教育程度
• 本科以上學(xué)歷,通信、計(jì)算機(jī)、電子、自動(dòng)控制等相關(guān)專業(yè)
經(jīng)驗(yàn)
• 3年以上相關(guān)專業(yè)工作經(jīng)驗(yàn);
• 有通信、計(jì)算機(jī)網(wǎng)絡(luò)協(xié)議開發(fā)(Sip,H.323, MGCP, 路由器協(xié)議等)經(jīng)驗(yàn)者優(yōu)先(包括路由器、交換機(jī)、IP語(yǔ)音網(wǎng)關(guān)等設(shè)備的開發(fā)經(jīng)驗(yàn))
• 豐富的項(xiàng)目開發(fā)經(jīng)驗(yàn),參與過(guò)大型項(xiàng)目的開發(fā)(承擔(dān)項(xiàng)目中的需求分析、概要設(shè)計(jì)等工作)
專業(yè)知識(shí)
• 對(duì)通信行業(yè)的全面了解
• 具有比較豐富的相關(guān)專業(yè)領(lǐng)域的基礎(chǔ)知識(shí)
專業(yè)技能
• 熟練掌握RTOS(VxWorks、μC/OS等),精通通信設(shè)備嵌入式軟件開發(fā)
• 精通C/C++語(yǔ)言
• 能夠指導(dǎo)他人,較好的溝通協(xié)調(diào)能力
網(wǎng)管初級(jí)工程師
通信/計(jì)算機(jī)類本科以上學(xué)歷
精通一種以上編程語(yǔ)言(C++、Java、Delphi)
熟悉面向?qū)ο蠓治雠c設(shè)計(jì)、設(shè)計(jì)模式
了解電信/計(jì)算機(jī)網(wǎng)絡(luò)原理
有電信網(wǎng)絡(luò)管理系統(tǒng)研發(fā)經(jīng)驗(yàn)者優(yōu)先
熟悉SNMP、CORBA、MOM等技術(shù)者優(yōu)先
對(duì)IT新技術(shù)敏感,較強(qiáng)的獨(dú)立學(xué)習(xí)和分析能力,有責(zé)任心和團(tuán)隊(duì)協(xié)作精神
邏輯設(shè)計(jì)工程師
任職要求:
1. 本科以上學(xué)歷,通信、計(jì)算機(jī)、電子相關(guān)專業(yè)經(jīng)驗(yàn)。1-2年的相關(guān)專業(yè)工作經(jīng)驗(yàn);
2. 熟練掌握vhdl(或verilog)語(yǔ)言,具備較強(qiáng)的RTL代碼能力;
3. 熟悉FPGA的開發(fā)流程,熟練掌握quartus、ise等FPGA開發(fā)工具,modelsim仿真工具,了解邏輯分析儀、示波器等基本工具的使用;
4. 熟悉以太網(wǎng)的基本知識(shí),熟悉二層以太網(wǎng)的測(cè)試儀器(smartbit、md1230a等);
5. 豐富的項(xiàng)目開發(fā)經(jīng)驗(yàn),至少開發(fā)過(guò)2-3個(gè)FPGA設(shè)計(jì)的項(xiàng)目。
高級(jí)邏輯設(shè)計(jì)工程師
任職要求:
1. 本科以上學(xué)歷,通信、計(jì)算機(jī)、電子相關(guān)專業(yè)經(jīng)驗(yàn);
2. 4年以上的相關(guān)專業(yè)工作經(jīng)驗(yàn);
3. 熟練掌握vhdl(或verilog)語(yǔ)言,具備較強(qiáng)的RTL代碼能力;
4. 熟悉FPGA的開發(fā)流程,熟悉掌握quartus、ise等FPGA開發(fā)工具,modelsim仿真工具,了解邏輯分析儀、示波器等基本工具的使用;
5. 熟悉以太網(wǎng)的基本知識(shí),熟悉二層以太網(wǎng)的測(cè)試儀器(smartbit、md1230a等);
6. 豐富的項(xiàng)目開發(fā)經(jīng)驗(yàn),對(duì)于大型FPGA系統(tǒng)的框架、結(jié)構(gòu)有設(shè)計(jì)優(yōu)化的經(jīng)歷與能力;
7. 有過(guò)ASIC的設(shè)計(jì)、測(cè)試背景優(yōu)先。
聯(lián)系方式:MSNlylan9999@yahoo.com.cn
公司電話:010-51001770 蘭先生 |
|