CISC（復(fù)雜指令集）與RISC（精簡(jiǎn)指令集）的區(qū)別

1340373239

       RISC(Reduced Instruction Set Computer)和CISC(complex instruction set computer)是當(dāng)前CPU的兩種架構(gòu)。
它們的區(qū)別在于不同的CPU設(shè)計(jì)理念和方法。

　　早期的CPU全部是CISC架構(gòu)，它的設(shè)計(jì)目的是要用最少的機(jī)器語言指令來完成所需的計(jì)算任務(wù)。比如對(duì)于乘法運(yùn)算，
在CISC架構(gòu)的CPU上，可能需要這樣一條指令：MUL ADDRA, ADDRB就可以將ADDRA和ADDRB中的數(shù)相乘并將結(jié)果儲(chǔ)
存在ADDRA中。將ADDRA, ADDRB中的數(shù)據(jù)讀入寄存器，相乘和將結(jié)果寫回內(nèi)存的操作全部依賴于CPU中設(shè)計(jì)的邏輯來
實(shí)現(xiàn)。這種架構(gòu)會(huì)增加CPU結(jié)構(gòu)的復(fù)雜性和對(duì)CPU工藝的要求，但對(duì)于編譯器的開發(fā)十分有利。比如上面的例子，C程序
中的a*=b就可以直接編譯為一條乘法指令。

　　RISC架構(gòu)要求軟件來指定各個(gè)操作步驟。上面的例子如果要在RISC架構(gòu)上實(shí)現(xiàn)，將ADDRA, ADDRB中的數(shù)據(jù)讀入寄
存器，相乘和將結(jié)果寫回內(nèi)存的操作都必須由軟件來實(shí)現(xiàn)，比如：MOV A, ADDRA; MOV B, ADDRB; MUL A, B; STR A
DDRA, A。這種架構(gòu)可以降低CPU的復(fù)雜性以及允許在同樣的工藝水平下生產(chǎn)出功能更強(qiáng)大的CPU，但對(duì)于編譯器的設(shè)計(jì)
有更高的要求。

CISC(Complex Instruction Set Computers，復(fù)雜指令集計(jì)算集)和RISC(Reduced Instruction Set Computers)是兩大類
主流的CPU指令集類型，其中CISC以Intel，AMD的X86 CPU為代表，而RISC以ARM，MIPS，RISC-V,IBM POWER PC
為代表。RISC的設(shè)計(jì)初衷針對(duì)CISC CPU復(fù)雜的弊端，選擇一些可以在單個(gè)CPU周期完成的指令，以降低CPU的復(fù)雜度，
將復(fù)雜交給編譯器。舉一個(gè)例子，CISC提供的乘法指令，調(diào)用時(shí)可完成內(nèi)存a和內(nèi)存b中的兩個(gè)數(shù)相乘，結(jié)果存入內(nèi)存a
，需要多個(gè)CPU周期才可以完成；而RISC不提供“一站式”的乘法指令，需調(diào)用四條單CPU周期指令完成兩數(shù)相乘：內(nèi)存
a加載到寄存器，內(nèi)存b加載到寄存器，兩個(gè)寄存器中數(shù)相乘，寄存器結(jié)果存入內(nèi)存a。按照此思路，早期的設(shè)計(jì)出的RISC
指令集，指令數(shù)是比CISC少些，但后來，很多RISC的指令集中指令數(shù)反超了CISC，因此，引用指令的復(fù)雜度而非數(shù)量來區(qū)
分兩種指令集。

    當(dāng)然，CISC也是要通過操作內(nèi)存、寄存器、運(yùn)算器來完成復(fù)雜指令的。它在實(shí)現(xiàn)時(shí)，是將復(fù)雜指令轉(zhuǎn)換成了一個(gè)微程序
，微程序在制造CPU時(shí)就已存儲(chǔ)于微服務(wù)存儲(chǔ)器。一個(gè)微程序包含若干條微指令（也稱微碼），執(zhí)行復(fù)雜指令時(shí)，實(shí)際上是
在執(zhí)行一個(gè)微程序。這也帶來兩種指令集的一個(gè)差別，微程序的執(zhí)行是不可被打斷的，而RISC指令之間可以被打斷，所以理
論上RISC可更快響應(yīng)中斷。

    在此，總結(jié)一下CISC和RISC的主要區(qū)別：

CISC的指令能力強(qiáng)，但多數(shù)指令使用率低卻增加了CPU的復(fù)雜度，指令是可變長(zhǎng)格式；RISC的指令大部分為單周期指令，
指令長(zhǎng)度固定，操作寄存器，只有Load/Store操作內(nèi)存
CISC支持多種尋址方式；RISC支持方式少
CISC通過微程序控制技術(shù)實(shí)現(xiàn)；RISC增加了通用寄存器，硬布線邏輯控制為主，是和采用流水線
CISC的研制周期長(zhǎng)
RISC優(yōu)化編譯，有效支持高級(jí)語言