請(qǐng)問(wèn)CPU里面有沒(méi)有減法電路呀

liuqionline

我記得微機(jī)原理里面說(shuō)，減法是轉(zhuǎn)換成補(bǔ)碼的運(yùn)算的 ，
比如 2-3，就轉(zhuǎn)換成2加 -3 的補(bǔ)碼
可是我用DEBUG命令查看編譯后的可執(zhí)行文件，并沒(méi)有把減法轉(zhuǎn)換成加法。

這是為什么，多謝！

liuiang

一般來(lái)說(shuō)，指令與邏輯并非一一對(duì)應(yīng)的，比如ALU單元，一個(gè)邏輯單元支持很多操作。

處理器對(duì)外提供很多條指令，但內(nèi)部實(shí)現(xiàn)可能都是同樣一個(gè)工作單元。

對(duì)于減法問(wèn)題，雖然處理器提供加法和減法兩條指令，但是由于一個(gè)處理器一般不會(huì)同時(shí)運(yùn)行加法和減法兩條指令（指令順序執(zhí)行），

所以他們公用一個(gè)加法單元，在處理器內(nèi)部，減法指令只是加法的一個(gè)小變型。

cjaizss

指令是指令
減法和加法可以共用一個(gè)電路

zhou619691049

有， 一般可以用編程實(shí)現(xiàn)

_Rayx

對(duì)于硬件一點(diǎn)都不懂，看大神們回復(fù)有壓力啊。

justmao945

整數(shù)補(bǔ)碼表示法，sub內(nèi)部是將負(fù)數(shù)轉(zhuǎn)換成其相反數(shù)（取反+1）之后使用加法器電路～～學(xué)了點(diǎn)verilog果然有點(diǎn)用

linlams

編譯器生產(chǎn)的匯編指令（機(jī)器指令），處理器內(nèi)部譯碼后，由ALU執(zhí)行。  在RISC結(jié)構(gòu)中，為了降低die size,很多占用資源較大都會(huì)精簡(jiǎn)，如除法

Ager

liuqionline 發(fā)表于 2012-08-27 12:10
我記得微機(jī)原理里面說(shuō)，減法是轉(zhuǎn)換成補(bǔ)碼的運(yùn)算的 ，
比如 2-3，就轉(zhuǎn)換成2加 -3 的補(bǔ)碼
可是我用DEBUG命令查看編譯后的可執(zhí)行文件，并沒(méi)有把減法轉(zhuǎn)換成加法。.

匯編指令屬于指令集范疇（ISA），“減法是轉(zhuǎn)換成補(bǔ)碼的運(yùn)算的”那是屬于Microarchitecture范疇，后者是前者的實(shí)現(xiàn)。

muggle336

這個(gè)要看具體CPU吧？從P6開(kāi)始不是把匯編指令打碎了分解成更細(xì)小的RISC語(yǔ)句執(zhí)行么？所以現(xiàn)代CPU也不是那么原汁原味了。