《Interrupt in Linux（硬件篇）》（1樓有更新 2008.5.3）

zx_wing

原帖由 minifish 于 2008-5-3 09:08 發(fā)表
牛蛙的超牛作品，頂！
順便問一個弱智問題：
你說的那個IMR置位的情況下，仍然會IRR有效，是從哪里看到的？
還有對于Edge中斷，IO-APIC和Local APIC各自會pending一個，這個是從哪里看到的？

>>還有對于Edge中斷，IO-APIC和Local APIC各自會pending一個，這個是從哪里看到的？
對于APIC，IRR和ISR都在LAPIC中，所以只會在LAPIC中pending。
見x86 spec 3A卷第八章8.8.4節(jié)

jazy333

您的PDF在我這里看都是倒影�。。�

zx_wing

不會吧，我試了兩個PDF reader都是對的。

minifish

原帖由 zx_wing 于 2008-5-3 12:08 發(fā)表

>>對于APIC，IRR和ISR都在LAPIC中，所以只會在LAPIC中pending。
>>見x86 spec 3A卷第八章8.8.4節(jié)

我第一次聽anthony說的，我以為你知道來源的。

minifish

原帖由 bluesky_jxc 于 2008-5-3 11:29 發(fā)表
copy from 8259 spec:
"Interrupt Request Register (IRR): 8-bit register which
contains the levels requesting an interrupt to be acknowledged.
The highest request level is reset from
the IRR wh ...

多謝！
但是對于pending兩個的說法，我還是有點不理解。
你說的這種情況，我覺得實際上是只pending了一個“待處理”中斷，因為另一個已經(jīng)在處理了。
From SDM 8.8.4:
IF more than one interrupt is generated with the same vector number, the local APIC can set the bit for the vector both in the IRR and ISR.
就是這句話說的不太清楚。
假設(shè)這樣子，eflags.if=0
然后同樣的vector來了三個中斷，那么IRR和ISR是怎樣的狀態(tài)呢？
都是1，那么ISR的狀態(tài)跟它本身代表的含義是不符的，或者這是一種特殊情況？

wdkzdom

頂了再看~~

zx_wing

原帖由 minifish 于 2008-5-5 09:13 發(fā)表

多謝！
但是對于pending兩個的說法，我還是有點不理解。
你說的這種情況，我覺得實際上是只pending了一個“待處理”中斷，因為另一個已經(jīng)在處理了。
From SDM 8.8.4:
IF more than one interrupt is gene ...

對，ISR、IRR對應(yīng)bit都為1。
不能光從名字上推斷一個寄存器的功能，雖然大部分時間名字代表功能，但不一定能代表所有功能。

nicsky

頂一個....................................

zx_wing

原帖由 minifish 于 2008-5-5 08:59 發(fā)表


我第一次聽anthony說的，我以為你知道來源的。

哎喲，還是熟人哦。
那你私下msn我就好了嘛，在這里challenge，說錯很丟人

SCvsCS

我也看著全是倒影，centos5.1, 使用evince。
建議把word文檔一起放上來，我用openoffice打開算了