CPU學(xué)習(xí)筆記(1)

Solaris12

CPU學(xué)習(xí)筆記(1)
作者: BadcoffeeEmail: blog.oliver@gmail.comBlog:
[color="#000080"]http://blog.csdn.net/yayong
2005年4月
這是作者學(xué)習(xí)硬件基本知識過程中的筆記，由于以前很少接觸這方面的知識，又缺乏系統(tǒng)的
學(xué)習(xí)，若有錯(cuò)誤之處，請多多指正。
一、Intel CPU的主要部件：
1. CPU內(nèi)核：
是真正意義上的處理器，用于執(zhí)行指令和處理數(shù)據(jù)，其計(jì)算能力與CPU的速度密切相關(guān)。
2. L1 Cache
CPU內(nèi)部集成的L1 Cache(一級高速緩存)，又被稱為主緩存，用于暫存部分指令和數(shù)據(jù)。它和
CPU同頻運(yùn)行，是所有Cache中速度最快的。它一般由SRAM組成，造價(jià)昂貴而且結(jié)構(gòu)復(fù)雜，由于
CPU體積有限，所以L1 Cache的容量一般不會太大。CPU的L1 Cache又分為D-Cache（Data Cache，
數(shù)據(jù)高速緩存）和ICache（Instruction Cache，指令高速緩存）。這種雙路高速緩存架構(gòu)減少
了爭用高速緩存所造成的沖突，有效提高處理器性能。不過Pentium 4處理器放棄了ICache而采
用了更高效的T-Cache(Trace Cache）。
3. L2 Cache
即二級高速緩存。高速緩存器，提供CPU計(jì)算所需的指令和數(shù)據(jù)。通常由三個(gè)部件組成：L2 Cache
Controller、Cache SRAM和Cache tag RAM。分別用作控制器、存儲器和緩存檢索表。
由于L1 Cache 的成本昂貴，所以CPU內(nèi)部集成了L2 Cache 以彌補(bǔ)L1Cache 較小的容量。L2 Cache
一般選用SDRAM。目前CPU內(nèi)部集成的L2 Cache，英文叫On-die，一般都是L1 Cache的兩倍或者是四
倍，甚至更多。在早期，二級緩存芯片多是放置在主板上,英文叫On-board，而不是集成在CPU內(nèi)部的。
4. BSB （Backside Bus）：
通常稱之為后端總線�；ミBCPU內(nèi)核和二級緩存的總線。主要負(fù)責(zé)向CPU提供L2 Cache所存儲的指令
和數(shù)據(jù)。BSB提供了66MHz、半速、全速三種速度。BSB速度決定了CPU訪問Cache的速度。由于CPU所
需的指令和數(shù)據(jù)主要來自于L2 Cache，所以BSB速度對系統(tǒng)性能有非常重要的影響。
5. FSB （Frontside Bus）：
即通常所說的前端總線�；ミBCPU和主板芯片組的總線，一般用于互連CPU和內(nèi)存控制器。
FSB的速度即是通常所說的外頻。FSB速度的高低影響CPU對主內(nèi)存的存取。
二、相關(guān)名詞：
外頻:
CPU訪問內(nèi)存的帶寬。
Cache Line:
The smallest unit of memory than can be transferred between the main memory and the cache.
Rather than reading a single word or byte from main memory at a time, each cache entry is
usually holds a certain number of words, known as a "cache line" or "cache block" and a
whole line is read and cached at once. This takes advantage of the principle of locality
of reference: if one location is read then nearby locations (particularly following locations)
are likely to be read soon afterwards. It can also take advantage of page-mode DRAM which
allows faster access to consecutive locations.
主存和cache之間數(shù)據(jù)傳輸?shù)淖钚�單位。每次CPU訪問內(nèi)存時(shí)，以Cache Line為單位，請求一個(gè)或多
個(gè)Cache Line。Intel的P5和P6類CPU來說，一個(gè)Cache Line由32字節(jié)的數(shù)據(jù)或指令組成，也就是一
個(gè)Cache Line共256位，當(dāng)CPU向L2 Cache請求1個(gè)Cache Line時(shí)，那么將從BSB上向CPU傳輸256位數(shù)
據(jù)或指令，如果BSB為64位寬，那么至少要分4次傳輸，如果每次傳輸能在1個(gè)Clock內(nèi)完成，則傳完
一個(gè)Cache Line至少需要4個(gè)Clock；若BSB數(shù)據(jù)寬度為256位，則只需在1個(gè)Clock內(nèi)完成。
write through：
A cache architecture in which data is written to main memory at the same time as it is cached.
write back:
A cache architecture in which data is only written to main memory when it is forced out of the cache.
ATC:
Intel的一種BSB總線技術(shù),稱為Advanced Transfer Cache簡稱ATC。
MIPS:
MIPS(Million Instructions per Second)是處理器每秒中能執(zhí)行幾百萬條指令的表示單位。這是
一種過時(shí)的而且不科學(xué)的衡量處理器速度與性能的度量單位。
SSE
SSE 指令集是Intel 為其Pentium Ⅲ系列處理器所開發(fā)指令集，它包括8條連續(xù)數(shù)據(jù)塊傳輸內(nèi)存優(yōu)
化指令、12條MMX整數(shù)運(yùn)算增強(qiáng)指令和50條SIMD浮點(diǎn)運(yùn)算指令。這些指令能夠強(qiáng)化系統(tǒng)對圖形、視
頻和音頻的處理。SSE2 比起上一代增加了144條指令。
ALU
ALU(Arithmetic Logic Unit，算術(shù)邏輯單元)是CPU內(nèi)部處理所有數(shù)據(jù)的部分，用來進(jìn)行數(shù)學(xué)邏輯運(yùn)算。
FPU
FPU(Floating-Point Unit，浮點(diǎn)運(yùn)算單元)是目前專門進(jìn)行浮點(diǎn)運(yùn)算的單元。在Intel 80486 之前，
FPU作為一塊特殊設(shè)計(jì)的獨(dú)立芯片插裝在主板上。它曾被稱作數(shù)字協(xié)同處理器或浮點(diǎn)運(yùn)算處理器。
在Intel 80486 之后，CPU一般都內(nèi)置了FPU。
MMU
MMU（Memory Management Unit，存儲器管理單元）是用來管理虛擬內(nèi)存的系統(tǒng)組件。MMU 通常是CPU
的一部分，本身有少量的存儲空間用來存放從虛擬地址到物理地址的匹配表TLB（Translation Look-aside
Buffer，或叫交叉轉(zhuǎn)換表）。所有數(shù)據(jù)請求都送往MMU，由它來確定數(shù)據(jù)是在RAM內(nèi)還是大容量存儲設(shè)備內(nèi)。


本文來自ChinaUnix博客，如果查看原文請點(diǎn)：http://blog.chinaunix.net/u/768/showart_21067.html