亚洲av成人无遮挡网站在线观看,少妇性bbb搡bbb爽爽爽,亚洲av日韩精品久久久久久,兔费看少妇性l交大片免费,无码少妇一区二区三区

Chinaunix

標(biāo)題: STM32時鐘控制RCC探究 [打印本頁]
作者: FreedomXura    時間: 2011-12-21 08:41
標(biāo)題: STM32時鐘控制RCC探究
在STM32中，有五個時鐘源，為HSI、HSE、LSI、LSE、PLL。 其實是四個時鐘源，如下圖所示（灰藍(lán)色），PLL是由鎖相環(huán)電路倍頻得到PLL時鐘。
　　①、HSI是高速內(nèi)部時鐘，RC振蕩器，頻率為8MHz。
　�、凇SE是高速外部時鐘，可接石英/陶瓷諧振器，或者接外部時鐘源，頻率范圍為4MHz~16MHz。
　�、�、LSI是低速內(nèi)部時鐘，RC振蕩器，頻率為40kHz。
　�、堋SE是低速外部時鐘，接頻率為32.768kHz的石英晶體。
　�、�、PLL為鎖相環(huán)倍頻輸出，其時鐘輸入源可選擇為HSI/2、HSE或者HSE/2。倍頻可選擇為2~16倍，但是其輸出頻率最大不得超過72MHz。
                                    點擊進(jìn)入看全圖。
　　
其中40kHz的LSI供獨立看門狗IWDG使用，另外它還可以被選擇為實時時鐘RTC的時鐘源。另外，實時時鐘RTC的時鐘源還可以選擇LSE，或者是HSE的128分頻。RTC的時鐘源通過RTCSEL[1:0]來選擇。
　　STM32中有一個全速功能的USB模塊，其串行接口引擎需要一個頻率為48MHz的時鐘源。該時鐘源只能從PLL輸出端獲取，可以選擇為1.5分頻或者1分頻，也就是，當(dāng)需要使用USB模塊時，PLL必須使能，并且時鐘頻率配置為48MHz或72MHz。
　　另外，STM32還可以選擇一個時鐘信號輸出到MCO腳(PA8)上，可以選擇為PLL輸出的2分頻、HSI、HSE、或者系統(tǒng)時鐘。
　　系統(tǒng)時鐘SYSCLK，它是供STM32中絕大部分部件工作的時鐘源。系統(tǒng)時鐘可選擇為PLL輸出、HSI或者HSE。系統(tǒng)時鐘最大頻率為72MHz，它通過AHB分頻器分頻后送給各模塊使用，AHB分頻器可選擇1、2、4、8、16、64、128、256、512分頻。其中AHB分頻器輸出的時鐘送給5大模塊使用：
　�、佟⑺徒oAHB總線、內(nèi)核、內(nèi)存和DMA使用的HCLK時鐘。
　�、�、通過8分頻后送給Cortex的系統(tǒng)定時器時鐘。
　�、�、直接送給Cortex的空閑運行時鐘FCLK。
　�、堋⑺徒oAPB1分頻器。APB1分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB1外設(shè)使用(PCLK1，最大頻率36MHz)，另一路送給定時器(Timer)2、3、4倍頻器使用。該倍頻器可選擇1或者2倍頻，時鐘輸出供定時器2、3、4使用。
　　⑤、送給APB2分頻器。APB2分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB2外設(shè)使用(PCLK2，最大頻率72MHz)，另一路送給定時器(Timer)1倍頻器使用。該倍頻器可選擇1或者2倍頻，時鐘輸出供定時器1使用。另外，APB2分頻器還有一路輸出供ADC分頻器使用，分頻后送給ADC模塊使用。ADC分頻器可選擇為2、4、6、8分頻。
　　在以上的時鐘輸出中，有很多是帶使能控制的，例如AHB總線時鐘、內(nèi)核時鐘、各種APB1外設(shè)、APB2外設(shè)等等。當(dāng)需要使用某模塊時，記得一定要先使能對應(yīng)的時鐘。
　　需要注意的是定時器的倍頻器，當(dāng)APB的分頻為1時，它的倍頻值為1，否則它的倍頻值就為2。
　　連接在APB1(低速外設(shè))上的設(shè)備有：電源接口、備份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看門狗、Timer2、Timer3、Timer4。注意USB模塊雖然需要一個單獨的48MHz時鐘信號，但它應(yīng)該不是供USB模塊工作的時鐘，而只是提供給串行接口引擎(SIE)使用的時鐘。USB模塊工作的時鐘應(yīng)該是由APB1提供的。
　　連接在APB2(高速外設(shè))上的設(shè)備有：UART1、SPI1、Timer1、ADC1、ADC2、所有普通IO口(PA~PE)、第二功能IO口。
 
對于單片機(jī)系統(tǒng)來說，CPU和總線以及外設(shè)的時鐘設(shè)置是非常重要的，因為沒有時鐘就沒有時序。
 
由于時鐘是一個由內(nèi)而外的東西，具體設(shè)置要從寄存器開始。

RCC 寄存器結(jié)構(gòu)，RCC_TypeDeff，在文件“stm32f10x.h”中定義如下： （v3.4庫）
1059行->1081行。
  1. typedef struct
  2. {
  3.   __IO uint32_t CR;
  4.   __IO uint32_t CFGR;
  5.   __IO uint32_t CIR;
  6.   __IO uint32_t APB2RSTR;
  7.   __IO uint32_t APB1RSTR;
  8.   __IO uint32_t AHBENR;
  9.   __IO uint32_t APB2ENR;
  10.   __IO uint32_t APB1ENR;
  11.   __IO uint32_t BDCR;
  12.   __IO uint32_t CSR;

  14. #ifdef STM32F10X_CL
  15.   __IO uint32_t AHBRSTR;
  16.   __IO uint32_t CFGR2;
  17. #endif /* STM32F10X_CL */

  19. #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)
  20.   uint32_t RESERVED0;
  21.   __IO uint32_t CFGR2;
  22. #endif /* STM32F10X_LD_VL || STM32F10X_MD_VL || STM32F10X_HD_VL */
  23. } RCC_TypeDef;
一般板子上只有8Mhz的晶振，而增強(qiáng)型最高工作頻率為72Mhz，顯然需要用PLL倍頻9倍，這些設(shè)置都需要在初始化階段完成。
 
使用HSE時鐘，程序設(shè)置時鐘參數(shù)流程：
1、將RCC寄存器重新設(shè)置為默認(rèn)值   RCC_DeInit;
2、打開外部高速時鐘晶振HSE    RCC_HSEConfig(RCC_HSE_ON);
3、等待外部高速時鐘晶振工作    HSEStartUpStatus = RCC_WaitForHSEStartUp();
4、設(shè)置AHB時鐘         RCC_HCLKConfig;
5、設(shè)置高速AHB時鐘     RCC_PCLK2Config;
6、設(shè)置低速速AHB時鐘   RCC_PCLK1Config;
7、設(shè)置PLL              RCC_PLLConfig;
8、打開PLL              RCC_PLLCmd(ENABLE);
9、等待PLL工作   while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
10、設(shè)置系統(tǒng)時鐘        RCC_SYSCLKConfig;
11、判斷是否PLL是系統(tǒng)時鐘     while(RCC_GetSYSCLKSource() != 0x08)
12、打開要使用的外設(shè)時鐘    RCC_APB2PeriphClockCmd()/RCC_APB1PeriphClockCmd()
 
為了方便說明，借用一下例程的RCC設(shè)置函數(shù)，并用中文注釋的形式加以說明：
 
  1. static void RCC_Config(void)
  2. {

  4. /* 這里是重置了RCC的設(shè)置，類似寄存器復(fù)位 */
  5. RCC_DeInit();

  7. /* 使能外部高速晶振 */
  8. RCC_HSEConfig(RCC_HSE_ON);

  10. /* 等待高速晶振穩(wěn)定 */
  11. HSEStartUpStatus = RCC_WaitForHSEStartUp();

  13. if (HSEStartUpStatus == SUCCESS)
  14. {
  15.     /* 使能flash預(yù)讀取緩沖區(qū) */
  16.     FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);

  18.     /* 令Flash處于等待狀態(tài)，2是針對高頻時鐘的，這兩句跟RCC沒直接關(guān)系，可以暫且略過 */
  19.     FLASH_SetLatency(FLASH_Latency_2);

  21.     /* HCLK = SYSCLK 設(shè)置高速總線時鐘=系統(tǒng)時鐘*/
  22.     RCC_HCLKConfig(RCC_SYSCLK_Div1);

  24.     /* PCLK2 = HCLK 設(shè)置低速總線2時鐘=高速總線時鐘*/
  25.     RCC_PCLK2Config(RCC_HCLK_Div1);

  27.     /* PCLK1 = HCLK/2 設(shè)置低速總線1的時鐘=高速時鐘的二分頻*/
  28.     RCC_PCLK1Config(RCC_HCLK_Div2);

  30.     /* ADCCLK = PCLK2/6 設(shè)置ADC外設(shè)時鐘=低速總線2時鐘的六分頻*/
  31.     RCC_ADCCLKConfig(RCC_PCLK2_Div6);

  33.     /* Set PLL clock output to 72MHz using HSE (8MHz) as entry clock */
  34.     //這句很關(guān)鍵
  35.     /* 利用鎖相環(huán)講外部8Mhz晶振9倍頻到72Mhz */
  36.     RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);

  38.     /* Enable PLL 使能鎖相環(huán)*/
  39.     RCC_PLLCmd(ENABLE);


  42.     /* Wait till PLL is ready 等待鎖相環(huán)輸出穩(wěn)定*/
  43.     while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
  44.     {}

  46.     /* Select PLL as system clock source 將鎖相環(huán)輸出設(shè)置為系統(tǒng)時鐘 */
  47.     RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);

  49.     /* Wait till PLL is used as system clock source 等待校驗成功*/
  50.     while (RCC_GetSYSCLKSource() != 0x08)
  51.     {}
  52. }

  54.     /* Enable FSMC, GPIOD, GPIOE, GPIOF, GPIOG and AFIO clocks */
  55.     //使能外圍接口總線時鐘，注意各外設(shè)的隸屬情況，不同芯片的分配不同，到時候查手冊就可以
  56. RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC, ENABLE);

  58. RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOE |
  59.                          RCC_APB2Periph_GPIOF | RCC_APB2Periph_GPIOG |
  60.                          RCC_APB2Periph_AFIO, ENABLE);
  61. }
由上述程序可以看出系統(tǒng)時鐘的設(shè)定是比較復(fù)雜的，外設(shè)越多，需要考慮的因素就越多。同時這種設(shè)定也是有規(guī)律可循的，設(shè)定參數(shù)也是有順序規(guī)范的，這是應(yīng)用中應(yīng)當(dāng)注意的，例如PLL的設(shè)定需要在使能之前，一旦PLL使能后參數(shù)不可更改。
經(jīng)過此番設(shè)置后，由于我的電路板上是8Mhz晶振，所以系統(tǒng)時鐘為72Mhz，高速總線和低速總線2都為72Mhz，低速總線1為36Mhz，ADC時鐘為12Mhz，USB時鐘經(jīng)過1.5分頻設(shè)置就可以實現(xiàn)48Mhz的數(shù)據(jù)傳輸。
一般性的時鐘設(shè)置需要先考慮系統(tǒng)時鐘的來源，是內(nèi)部RC還是外部晶振還是外部的振蕩器，是否需要PLL。然后考慮內(nèi)部總線和外部總線，最后考慮外設(shè)的時鐘信號。遵從先倍頻作為CPU時鐘，然后在由內(nèi)向外分頻，下級遷就上級的原則有點兒類似PCB制圖的規(guī)范化要求，在這里也一樣

 
 




歡迎光臨 Chinaunix (http://72891.cn/) Powered by Discuz! X3.2